ununununununununununununununununununun	WEST	manamananananananananananananananananan	
	Generate Collection	Print	

L1: Entry 3 of 4

File: JPAB

Apr 8, 1994

PUB-NO: JP406097761A

DOCUMENT-IDENTIFIER: JP 06097761 A

TITLE: BRANCHING FILTER AND ITS MANUFACTURE

PUBN-DATE: April 8, 1994

INVENTOR-INFORMATION:

NAME

COUNTRY

HIRASAWA, NOBUAKI

IGATA, OSAMU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTD

APPL-NO: JP04244690

APPL-DATE: September 14, 1992

US-CL-CURRENT: 333/32; 333/134

INT-CL (IPC): H03H 9/72; H03H 3/08; H03H 3/10

ABSTRACT:

PURPOSE: To miniaturize the branching filter to the utmost by containing character improvement circuit elements in one package and forming them integrally while maintaining the isolation and interaction of them in a satisfactory state without depending on an external circuit with respect to the characteristic improvement circuit elements, with regard to improvement of the optical demultiplexer.

CONSTITUTION: Two or more filter elements 12 having a passing characteristic of a prescribed band frequency, and an impedance matching element 13 and a phase matching element 14 for assisting a frequency characteristic of the filter element 12 are stored in a vessel 10 formed integrally, and the impedance matching element 13 and the phase matching element 14 are embedded in the inside 10A of a vessel structure body except an area in which the filter element 12 is stored. Also, the impedance matching element 13 and the phase matching element 14 are housed in the inside 10A of the vessel structure body, and consist of a strip line structure having the upper and the lower ground layers 10B.

COPYRIGHT: (C) 1994, JPO&Japio

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-97761

(43)公開日 平成6年(1994)4月8日

(51)Int.Cl. ⁵		識別記号	庁内整理番号	FI	技術表示箇所
H 0 3 H	9/72		7259-5 J		
	3/08		7259-5 J		
	3/10		72595 J		

審査請求 未請求 請求項の数10(全 17 頁)

(21)出願番号	特顯平4-244690	(71)出願人	000005223
			富士通株式会社
(22)出顧日	平成 4年(1992) 9月14日		神奈川県川崎市中原区上小田中1015番地
		(72)発明者	平沢 暢朗
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(72)発明者	伊形 理
			神奈川県川崎市中原区上小田中1015番地
		1	富十通株式会社内
		(74)代理人	弁理士 岡本 啓三
		0.010300	


(54) 【発明の名称】 分波器及びその製造方法

(57)【要約】

【目的】 本発明は、分波器の改善に関し、その特性改善用回路素子につき、外部回路に依存することなく、そのアイソレーションや相互作用を良好な状態に維持しつつ、それを1つのパッケージに収納して一体化をし、その極力小型化を図ることを目的とする。

【構成】 所定帯域周波数の通過特性を有する二以上のフィルタ素子12と、前記フィルタ素子12の周波数特性を補助するインピーダンス整合素子13及び位相整合素子14とが一体化された容器10に格納され、前記インピーダンス整合素子13及び位相整合素子14がフィルタ素子12を格納した領域以外の容器構造体内部10Aに埋め込まれることを含み構成し、前記インピーダンス整合素子13及び位相整合素子14が容器構造体内部10Aであって、上・下グランド層10Bを有するストリップライン構造から成ることを含み構成する。

本発明に係る分波器の原理図(その1)



10:春日

19:フェルタ第3

|3:インピーダンス整合業子

14: 位制調整素子 15: トラップ同路 10A:容器構造体内部

iOB:グランド局

【特許請求の範囲】

【請求項1】 少なくとも、所定帯域周波数の通過特性を有する弾性表面波のフィルタ素子(12)と、前記フィルタ素子(12)の周波数特性を補助するインピーダンス整合素子(13)及び位相整合素子(14)とが一体化された容器(10)に格納され、前記インピーダンス整合素子(13)及び位相整合素子(14)がフィルタ素子(12)を格納した領域以外の容器構造体内部(10A)に埋め込まれることを特徴とする分波器。

【請求項2】 請求項1記載の分波器において、前記イ 10 ンピーダンス整合素子(13)及び位相整合素子(14)が容器構造体内部(10A)であって、上・下部又は一部にグランド層(10B)を有するストリップライン構造から成ることを特徴とする分波器。

【請求項3】 請求項1記載の分波器において、前記フィルタ素子(12)を格納した領域下の容器構造体内部(10A)であって、前記位相整合素子(14)の上層部にインピーダンス整合素子(13)が設けられることを特徴とする分波器。

【請求項4】 請求項1記載の分波器において、前記フ 20 ィルタ素子(12)を格納した領域以外に、周波数特性を改善するトラップ回路(15)が設けられることを特徴とする分波器。

【請求項5】 請求項1記載の分波器において、前記各フィルタ素子(12)のグランド層(10B)に係る接地線(gnd)が外部入出力端子(Tx, Rx, ANT, GND)に近い部分で共通接続されることを特徴とする分波器。

【請求項6】 請求項5記載の分波器において、前記外部入出力端子(Tx, Rx, AMT, GND) は共通入力端 30子(AMT)を基準にして外部出力端子(Tx, Rx, GND) が鏡面対称的に配置されることを特徴とする分波器。

【請求項7】 請求項1記載の分波器において、前記インピーダンス整合素子(13)及び位相整合素子(14)に接続された内部接続端子(α)や外部入出力端子(Tx, Rx, AMT, GND)に接続された内部接続端子(β)が各フィルタ素子(12)の格納仕切り領域に独立に設けられることを特徴とする分波器。

【請求項8】 請求項7記載の分波器において、前記内 40 部接続端子(α,β)や外部入出力端子(Tx,Rx,ANT,GND)に識別記号が設けられるとを特徴とする分波器。

【請求項9】 配線処理がされた耐熱層状基板部(11)内にフィルタ素子(12)を補助する特性改善用素子(13,14や15)を形成する工程と、前記特性改善用素子(13,14や15)が形成された耐熱層状基板部(11)の熱処理をする工程と、前記熱処理された耐熱層状基板部(11)に二以上のフィルタ素子(12)を接合配換する工程とを有することを特徴とする分

波器の製造方法。

【請求項10】 請求項9記載の分波器の製造方法において、前記二以上のフィルタ素子(12)や特性改善用素子(13,14や15)を同一平面に形成する場合には、当該フィルタ素子(12)と他のフィルタ素子(12)や、前記特性改善用素子(13,14や15)と他の特性改善用素子(13,14や15)とを直交させて配置をすることを特徴とする分波器の製造方法。

2

【発明の詳細な説明】

[0001]

[目 次]

産業上の利用分野

従来の技術(図13)

発明が解決しようとする課題

課題を解決するための手段(図1~3)

作用

実施例

- (1)第1の実施例の説明(図4~8)
- (2)第2の実施例の説明(図9)
- 20 (3)第3の実施例の説明(図10)
 - (4)第4の実施例の説明(図11,12)

[0002]

【産業上の利用分野】本発明は、分波器に関するものであり、更に詳しく言えば、受信周波数帯を分離する弾性表面波帯域通過フィルタを用いた分波器のパッケージ構造の改善に関するものである。

【0003】近年、自動車、携帯用電話等の小型無線通信機の開発が急速に進められ、より一層小型高性能化が要請されている。これらの無線通信機には、異周波数の受信信号の分岐やその挿入を行うため分波器が用いられ、例えば、使用周波数の高域化により、通常の帯域通過フィルタに代えて弾性表面波帯域通過フィルタを用いた分波器が研究開発されている。

【0004】これによれば、個々のフィルタ素子が独立のパッケージ封止され、それがインピーダンス整合回路を設けたプリント基板に実装される。このため、個々のフィルタ素子のアイソレーションが良くなるが、当該分波器の周波数帯分離数(分波数)が多くなると、フィルタ素子やインピーダンス整合回路がプリント基板を多く占有し、そのコンパクト化の妨げとなる。

【0005】そこで、複数個のフィルタ素子を同一チップ内に形成し、かつ、インピーダンス整合回路を1つパッケージに一体化した分波器が考案されている。しかし、使用周波数の相違によりインピーダンス整合回路以外に、その周波数特性を改善する特性改善用回路素子が必要となった場合に、それとの相互作用を避けるために、それらの伝播路を別々にする必要があり、そのコンパクト化の妨げとなる。

耐熱層状基板部(11)に二以上のフィルタ素子(1 【0006】そこで、アイソレーションや相互作用を良 2)を接合配線する工程とを有することを特徴とする分 50 好な状態に維持しつつ、特性改善用回路素子を1つのパ 20

3

ッケージに収納して一体化をすることができる分波器が 望まれている。

[0007]

【従来の技術】図13(a)~(c)は、従来例に係る分 波器の構成図を示している。例えば、受信信号の数〔M Hz] ~数G [MHz] の周波数帯を分離する分波器(以下 第1の分波器という)は、図13(a)において、2つの 弾性表面波帯域通過フィルタ(以下単にフィルタ素子と いう) 3A, 3Bとインピーダンス整合回路2とがプリ ント基板1に個々に実装されて成る。なお、1つの弾性 10 表面波フィルタ3Aや3Bは、個々のパッケージ封止さ れており、アイソレーション(絶縁特性)が優れてい

【0008】また、図13(b)は、第1の分波器のコン パクト化を図るべく、本発明者らが先に特許出願(特願 平3-332242号) した分波器(以下第2の分波器とい う) の構造を示している。 図13 (b) において、2つの フィルタ素子3A,3Bは1つのパッケージ5に収納さ れ、その下部領域にインピーダンス整合回路2が設けら れている。

【0009】なお、インピーダンス整合回路2はガラス エボキシ基板4上に金、タングステン、銅等の金属スト リップラインにより形成される。また、その上部領域に 仕切りを設けた収納部が設けられ、その収納部に2つの フィルタ素子3A、3Bが収納される。さらに、その最 上部にキャップ6が覆われる。

[0010]

【発明が解決しようとする課題】ところで従来例の第1 の分波器によれば、図13(a)に示すように個々のフィ ルタ素子3Aや3Bが独立のパッケージ封止され、それ 30 がインピーダンス整合回路2を設けたプリント基板1に 実装されている。

【0011】このため、個々のフィルタ素子3Aや3B のアイソレーションが良くなるが、当該分波器の周波数 帯分離数が多くなると、フィルタ素子3Aや3Bのパッ ケージ数が多くなり、かつ、インピーダンス整合回路2 も多く必要となるため、それらがプリント基板1に占有 する面積の増加が余儀無くされ、そのコンパクト化の妨 げとなる。

【0012】そこで、本発明者らが先に特許出願(特願 40 平3-332242号) した分波器 (第2の分波器) では、複 数個のフィルタ素子3A,3Bを同一チップ内に形成 し、かつ、インピーダンス整合回路2を1つパッケージ 5に一体化している。

【0013】このため、収納部内の端子配列等により電 磁シールド、あるいは、信号クロストークを防止するこ とができ、フィルタ素子3Aや3Bのアイソレーション を維持しつつ、その小型化を図ることができる。

【0014】しかし、図13(c)に示すように、使用周 波数の相違によりインピーダンス整合回路2以外にその 50 【0022】さらに、本発明の第3の分波器は第1,第

周波数特性を改善する素子,例えば、位相調整回路7を 接続する設計要求があった場合に、それをフィルタ素子 3Aや3Bの収納部内に併設することが困難になること から、再度、プリント基板1に外装する方法を採らなく てはならず、そのコンパクト化の妨げとなる。

【0015】これは、フィルタ素子3Aや3B、インピ ーダンス整合回路2と位相調整回路(以下特性改善用回 路素子ともいう) 7との相互作用を避けるために、それ らの伝播路を別々にする必要があるためである。このこ とから、相互作用を避けるための回路引き回しが無駄を 生じ、その性能を低下させたり、フィルタ素子3Aや3 Bを単体パッケージに収納する場合に比べて、チップ面 積が大きくなるため、製造歩留りが悪くなる恐れがあ る。

【0016】これにより、各々のフィルタ素子3Aや3 Bの相互作用を抑制し、かつ、小型化をすることが困難 となるという問題がある。本発明は、かかる従来例の問 題点に鑑み創作されたものであり、特性改善用回路素子 につき、外部回路に依存することなく、そのアイソレー ションや相互作用を良好な状態に維持しつつ、それを1 つのパッケージに収納して一体化をし、その極力小型化 を図ることが可能となる分波器の提供を目的とする。 [0017]

【課題を解決するための手段】図1,2は、本発明に係 る分波器の原理図(その1,2)であり、図3は、本発 明に係る分波器の製造方法の原理図をそれぞれ示してい る。

【0018】本発明の第1の分波器は図1に示すよう に、少なくとも、所定帯域周波数の通過特性を有する二 以上のフィルタ素子12と、前記フィルタ素子12の周 波数特性を補助するインピーダンス整合素子13及び位 相整合素子14が一体化された容器10に格納され、前 記インピーダンス整合素子13及び位相整合素子14が フィルタ素子12を格納した領域以外の容器構造体内部 10Aに埋め込まれることを特徴とする。

【0019】なお、本発明の第1の分波器において、前 記インピーダンス整合素子13及び位相整合素子14が 容器構造体内部10Aであって、上・下部又は一部にグラ ンド層10Bを有するストリップライン構造から成ること を特徴とする。

【0020】さらに、本発明の第1の分波器において、 前記フィルタ素子12を格納した領域下の容器構造体内 部10Aであって、前記位相整合素子14の上層部にイン ピーダンス整合素子13が設けられることを特徴とす

【0021】また、本発明の第2の分波器は第1の分波 器において、前記フィルタ素子12を格納した領域以外 に、周波数特性を改善するトラップ回路15が設けられ ることを特徴とする。

5

2の分波器において、前記各フィルタ素子12のグランド層10Bに係る接地線gndが外部入出力端子Tx,Rx,ANT,GNDに近い部分で共通接続されることを特徴とする。

【0023】なお、本発明の第3の分波器において、前記外部入出力端子Tx, Rx, ANT, GNDは共通入力端子ANTを基準にして外部出力端子Tx, Rx, GNDが鏡面対称的に配置されることを特徴とする。

【0024】さらに、本発明の第4の分波器は第1~第3の分波器において、前記インピーダンス整合素子1310及び位相整合素子14に接続された内部接続端子αや外部入出力端子Tx,Rx,ANT,GNDに接続された内部接続端子βが各フィルタ素子12の格納仕切り領域に独立に設けられることを特徴とする。

【0025】なお、本発明の第1~第4の分波器において、前記内部接続端子α、βや外部入出力端子Tx、Rx、ANT、GNDに識別記号が設けられるとを特徴とする。さらに、本発明の分波器の製造方法は、図3(a)~(c)に示すように、配線処理がされた耐熱層状基板部11内にフィルタ素子12を補助する特性改善用素子13、14や15を形成する工程と、前記特性改善用素子13、14や15が形成された耐熱層状基板部11の熱処理をする工程と、前記熱処理された耐熱層状基板部11に二以上のフィルタ素子12を接合配線する工程とを有することを特徴とする。

【0026】なお、本発明の分波器の製造方法において、前記二以上のフィルタ素子12や特性改善用素子13,14や15を同一平面に形成する場合には、当該フィルタ素子12と他のフィルタ素子12や、前記特性改善用素子13,14や15と他の特性改善用素子13,14や15とを直交させて配置をすることを特徴とし、上記目的を達成する。

[0027]

【作 用】本発明の第1の分波器によれば、図1に示すように、二以上のフィルタ素子12を格納した領域以外の容器構造体内部10Aに、フィルタ素子12の周波数特性を補助するインピーダンス整合素子13及び位相整合素子14(以下単に特性改善用素子13,14ともいう)が埋め込まれる。

【0028】例えば、図1,図2(a)に示すように上 40・下部又は一部にグランド層10Bを有するストリップライン構造から成る位相整合素子14の上層部に、同様に、上・下グランド層10Bを有するストリップライン構造から成るインピーダンス整合素子13が容器構造体内部10Aに埋め込まれる。

【0029】このため、フィルタ素子12の収納部内の端子配列等により電磁シールド、あるいは、信号クロストークを防止することができ、フィルタ素子12のアイソレーションを維持しつつ、その小型化を図ることができる。

6

【0030】これにより、特性改善用回路素子につき、外部回路に依存することなく、そのアイソレーションや相互作用を良好な状態に維持しつつ、それを1つのパッケージに収納して一体化をすることができ、その極力小型化を図ることが可能となる。

【0031】また、本発明の第2の分波器によれば、第 1の分波器において、フィルタ素子12を格納した領域 以外に、周波数特性を改善するトラップ回路(以下単に 特性改善用素子ともいう)15が設けられる。

【0032】このため、無線通信機器の使用条件等により、その使用周波数の相違に基づいて中心周波数帯域fx〔GHz〕を同調(帯域周波数通過)させる場合に、その使用周波数の2倍、3倍波をトラップ回路15により抑制することが可能となり、例えば、インピーダンス整合素子13以外に容器構造体内部10Aに埋め込まれたトラップ回路15によりその周波数特性を改善することが可能となる。

【0033】これにより、当該分波器の性能の向上が図られ、無線通信機器に対する信頼性の向上が図れる。さらに、本発明の第3の分波器によれば、第1,第2の分波器において、各フィルタ素子12のグランド層10Bに係る接地線gndが外部入出力端子Tx,Rx,ANT,GNDに近い部分で共通接続される。

【0034】このため、個々のフィルタ素子12とイン ピーダンス整合素子13及び位相整合素子14との相互 作用を抑制することが可能となる。また、併せて容器構 造体内部10Aに埋め込まれたインピーダンス整合素子1 3及び位相整合素子14の特性を単独で調査することが 可能となる。

30 【0035】また、外部入出力端子Tx,Rx,ANT,GNDの中の共通入力端子ANTを基準にして1組の外部出力端子Tx,Rx,GNDが鏡面対称的に配置される。これにより、外部出力端子Tx,Rx,GNDの左右両方向から受信ケーブルや分波用ケーブルを接続することができ、当該分波器の汎用性を高めることが可能となる。また、当該分波器のメンテナンスの容易化を図ることが可能となる。

【0036】さらに、本発明の第4の分波器によれば、第1~第3の分波器において、インピーダンス整合素子13及び位相整合素子14に接続された内部接続端子αや外部入出力端子Tx, Rx, ANT, GNDに接続された内部接続端子βが各フィルタ素子12が格納仕切り領域に独立に設けられる。

【0037】このため、無線通信機器の使用条件等により、その使用周波数の相違に応じて、該格納仕切り領域に独立に設けられた内部接続端子αや外部入出力端子Tx、Rx、ANT、GNDに接続された内部接続端子βをボンディングすることにより、インピーダンス整合素子13、位相整合素子14やトラップ回路15等を自由にフィルタ素子12に選択接続をすることが可能となる。

【0038】これにより、多種類の無線通信機器等に合 わせた分波器を構成することができ、第2の分波器と同 様に、当該分波器の汎用性を高めることが可能となる。 また、その大量生産に適し、コスト低減化に寄与する。 【0039】なお、本発明の第1~第4の分波器によれ ば、内部接続端子α、βや外部入出力端子Tx、Rx、 ANT、GNDに識別記号が設けられる。このため、受信信 号の入力、出力部分や分岐部分等の多数の端子の役割を 簡単に識別することができ、その選択接続の際のボンデ り、当該分波器の取扱方法の簡易化を図ることが可能と なる。

【0040】さらに、本発明の分波器の製造方法によれ ば、図3(a)~(c)に示すように、特性改善用素子 13.14や15が形成され、かつ、配線処理された耐 熱層状基板部11が熱処理される。

【0041】このため、当該特性改善用素子13,14 や15と他の特性改善用素子13,14や15とが互い に直交した位置に配置され、それらが同一平面に形成さ れる場合に、例えば、上部又は下部にグランド層10Bを 配置した位相整合素子14の上層部に、同様に、上・下 部にグランド層10Bを介在させたインピーダンス整合素 子13を容器構造体内部10Aに埋め込むことが可能とな る。

【0042】このことから、一体化された耐熱層状基板 部11の収納部に、二以上のフィルタ素子12が接合配 " 線されることにより、該フィルタ素子12の収納部内の 端子配列等により電磁シールド、あるいは、信号クロス トークを防止することができる。

【0043】これにより、上・下部にグランド層10Bに 30 れたø形成層202 の上層に設けられる。 より伝播路を多層構造にすることができる。この多層構 造により、インピーダンス整合素子13や位相整合素子 14間の相互作用を避けることができ、及び、その回路 引き回しを極力抑制をすることができ、その周波数特性 を維持しつつ、フィルタ素子12を単体パッケージに収 納する場合に比べて、チップ面積の縮小化が図られ、製 造歩留りの向上を図ることが可能となる。

[0044]

【実施例】次に、図を参照しながら本発明の実施例につ いて説明をする。図4~12は、本発明の実施例に係る分 40 波器及びその製造方法を説明する図である。

【0045】(1)第1の実施例の説明

図4は、本発明の第1の実施例に係る分波器の構成図で あり、図5は、その補足説明図であり、図6~8はその 形成工程図をそれぞれ示している。

【0046】例えば、受信信号の数 [MHz] ~数G [M Hz] の周波数帯を分離する分波器(以下第1の分波器と いう)は、図4において、2つの弾性表面波帯域通過フ ィルタ(以下単にフィルタ素子という) F1, F1, イ ンピーダンス整合回路23及び位相整合線路24がセラ 50

ミック構造体内部20Aに埋め込まれて成る。

【0047】すなわち、セラミックパッケージ20はキ ャップ207 が設けられたセラミック構造体内部20Aから 成り、その構造体内部20Aは外部リード層201 と、第1 ~第3のグランドプレートG11~G13に挟まれたø形成 層202 , 中間グランド層203, 乙形成層204 , 最上グラ ンド層205 から成る。

【0048】また、外部リード層201には、外部入出力 端子Tx, GND, ANT, Rxが設けられる。なお、外部 ィング作業の容易化を図ることが可能となる。これによ 10 入出力端子Tx、GND、ANT、Rxはアンテナ端子に接 続される外部入力端子ANI、各種機器の接地線GNDに接 続される外部共通端子GND及び2つの受信機の入力部分 に接続される2つの外部出力端子Tx, Rxを構成す る。

> 上層に設けられた第1のグランドプレート (接地用電 極) G11を介在して設けられ、その ø形成層202 には、 位相整合素子14の一実施例となる位相整合線路24が 設けられる。位相整合線路24は、フィルタ素子12の 周波数特性を補助するものであり、例えば、アンテナ系 の特性インピーダンスと受信ケーブルの特性インピーダ ンスとの位相を調整するものである。

> 【0050】なお、位相整合線路24は図4(c)に示 すように、外部リード層201 上の第1のグランドプレー トG11と中間グランド層203 上の第2のグランドプレー トG12を有するストリップライン構造から成る。例え ば、幅w, 厚さtの金, タングステン, 銅等の金属スト リップラインが誘電率 ϵ の ϕ 形成層202 に設けられる。 また、中間グランド層203 は位相整合線路24が設けら

> 【0051】また、乙形成層204 は中間グランド層203 の上層に設けられた第2のグランドプレートG12を介在 して設けられ、その乙形成層204 には、インピーダンス 整合素子13の一実施例となるインピーダンス整合回路 23が設けられる。なお、インピーダンス整合回路23 は、フィルタ素子12の周波数特性を補助するものであ り、例えば、使用周波数に係る特性インピーダンスを整 合するものである。

> 【0052】インピーダンス整合回路23は図4(b) に示すように、Z形成層204 の第2のグランドプレート G12と最上グランド層205 上の第3のグランドプレート G13を有するストリップライン構造から成る。例えば、 幅w、厚さtの金、タングステン、銅等の金属ストリッ プラインが高さhの誘電率εのZ形成層204 に設けられ

> 【0053】さらに、最上グランド層205 はインピーダ ンス整合回路23が設けられたZ形成層204の上層に設 けられる。その最上グランド層205 には、第3のグラン ドプレートG13が設けられる。

> 【0054】また、セラミック構造体内部20Aの最上グ

ランド層205 の上部領域には、従来例と同様に、フィル タ素子F1, F2の収納部が設けられ、その上部にキャ ップ207 が覆われる。なお、2つの弾性表面波帯域通過 フィルタF1,F2は二以上のフィルタ素子12の一例 であり、所定帯域周波数の通過特性を有するものであ る。

【0055】図5は、本発明の各実施例に係る分波器の 補足説明図であり、図5(a)は、その内部回路の接続 図であり、図5(b)は、その弾性表面波帯域通過フィ ルタの内部回路をそれぞれ示している。

【0056】図5(a)において、当該分波器の内部回 路は、フィルタ素子(弾性表面波帯域通過フィルタ)F 1と位相整合線路24が内部接続端子(A1, Gnd)で 直列に接続され、フィルタ素子F2とインピーダンス整 合回路23とが内部接続端子(B1, Gnd)で直列に接 続され、当該2系統のフィルタ回路が外部入力端子ANT (TO, Gnd) に接続される。

【0057】また、その2系統のフィルタ素子F1, F 2の出力部A2, B2, Gnd1, Gnd2が外部出力端子 Tx (T2, Gnd) 及び外部出力端子Rx (T3, Gn d) に接続される。 さらに、フィルタ素子F1, F2は 互いに異なる帯域の中心周波数を有しており、例えば、 フィルタ素子F1の帯域中心周波数f1は887 (MHz) に設定され、フィルタ素子F 2の帯域中心周波数 f 2は 932 [MHz] に設定され、f 1 < f 2 の関係になってい る。なお、弾性表面波帯域通過フィルタF1、F2の内 部回路は図5(b)において、直列弾性表面波共振器R 1, R3, R4及び並列弾性表面波共振器R2, R6等 から構成される。

【0058】このようにして、本発明の第1の実施例に 30 係る分波器によれば、図4に示すように二以上の弾性表 面波帯域通過フィルタF1、F2を格納した領域以外の セラミック構造体内部20Aに、フィルタ素子F1, F2 の周波数特性を補助するインピーダンス整合回路23及 び位相整合線路24が埋め込まれる。

【0059】例えば、図1, 図2 (a) に示すように下 部にグランド層10Bを有するストリップライン構造から 成る位相整合線路24の上層部に、同様に、上・下部に グランド層10Bを有するストリップライン構造から成る インピーダンス整合回路23がセラミック構造体内部20 Aに埋め込まれる。

【0060】このため、フィルタ素子F1、F2の収納

10

部内の内部接続端子の配列等により電磁シールド、ある いは、信号クロストークを防止することができ、フィル タ素子F1, F2のアイソレーションを維持しつつ、そ の小型化を図ることができる。

【0061】すなわち、無線通信機器の使用条件等によ り、その使用周波数の相違に基づいてインピーダンス整 合回路23以外にその周波数特性を改善する素子、例え ば、受信アンテナの特性インピーダンスに係る位相を調 整する位相調整線路24を外部入力端子ANTに接続する 10 要求があった場合にも、インピーダンス整合回路23の 下層部に、中間グランド層203 , 第2のグランドプレー トG12を介在した位相調整線路24がセラミック構造体 内部20Aに埋め込まれることから、フィルタ素子F1, F2の収納部内にその併設を強いられることが無くな り、従来例のようにプリント基板等にそれを外装する方 法を採らなくても済み、そのコンパクト化が図られる。 【0062】これにより、位相調整線路24につき、外 部回路に依存することなく、そのアイソレーションや相 互作用を良好な状態に維持しつつ、それを1つのセラミ ックパッケージ20に収納して一体化をすることがで き、その極力小型化を図ることが可能となる。

【0063】図6~8は、本発明の第1の実施例に係る 分波器の形成工程図である。例えば、受信信号の数〔M lb]~数G[MHz]の周波数帯を分離する第1の分波器 を形成する場合、図6 (a)において、まず、外部入出 力端子Tx, GND, Rx, ANTが割当られ、その配線用 スルーホールが設けられた耐熱層状基板部11の一例と なるシート状のセラミック基板(外部リード層201)上 に第1のグランドプレートG11や位相調整線路24の形 成領域24Aが割当られたの形成層202 を順次積層する。 【0064】次に、図6(b)において、*o*形成層202 の形成領域24Aに位相調整線路24を形成する。例え ば、 $50[\Omega]$ の特性インピーダンスを形成する場合、 幅w, 厚さtの金, タングステン, 銅等の金属ストリッ プラインが o 形成層202 に設けられる (図4 (b) 参 照)。なお、特性インピーダンス20は、ストリップラ インの幅w、厚さt、そのグランドプレート間を高さ h, その静電容量をCFとすると、w/h≥0.35の場合 に(1)式により与えられる。

[0065]

【数1】

$$20 \ \sqrt{\varepsilon} = \frac{94.15}{[(W/h)/(1-t/h)] + (CF/0.0885 \varepsilon)} -----(1)$$

但し、
$$CF = \frac{0.0885 \varepsilon}{\pi} [2K \ln(k + 1) - (k-1) \ln(k^2 - 1)]$$

$$k = \frac{1}{1-t/h}$$

【0066】また、w/h≥0.35の場合のその電気長D * [0067] は(2)式により与えられる。 【数2】

$$2o \sqrt{\varepsilon} = 60\ln(\frac{4h}{\pi D}) \qquad ----(2)$$

$$D = \frac{t}{2} \{1 + \frac{t}{\pi w} [1 + \ln(\frac{4\pi w}{t}) + 0.51\pi(\frac{t}{w})^2] \}$$

【0068】なお、インピーダンス整合回路23と位相 接合線路24とを同一平面に形成する場合には、インピ ーダンス整合回路23と位相接合線路24とを直交させ て配置をする。

【0069】次いで、図6(c)において、位相調整線 路24が形成されたゆ形成層202の上層に中間グランド ス整合回路23の形成領域24Aが割当られたZ形成層20 4 を順次積層する。

【0070】その後、図7(a)において、Z形成層20 4 の形成領域23Aにインピーダンス整合回路23を形成 する。例えば、並列インダクタンスを幅w、厚さtの 金, タングステン, 鋼等の金属ストリップラインを Z形 成層204 に設ける(図4(c)参照)。

【0071】次に、図7(b)において、インピーダン ス整合回路23が形成されたZ形成層204 の上層に最上 グランド層205 及び第3のグランドプレートG3やフィ ルタ素子F1, F2の接合領域22Aが割当られたワイヤ ーパッド層206 を順次積層する。

【0072】その後、キャップ207を除くセラミック構 造体内部20Aから成る積層構造体を熱処理してセラミッ クパッケージ20を形成する。この際の積層構造体の焼 結温度は数百〔°C〕程度である。

【0073】これにより、各外部リード層201, ゆ形成 層202 , 中間グランド層203 , Z形成層204 , 最上グラ ンド層205 及び第1~第3のグランドプレートG11~G 13が予め配置された配線用スルーホルの金属が溶融結合※50 ダンス整合回路23とが互いに直交した位置に配置さ

※することにより、電気的に接続され、フィルタ素子F 1, F2を除くセラミック構造体内部20Aを有するセラ ミックパッケージ20が形成される(図5(a)参 照)。

【0074】その後、図8(a)において、セラミック パッケージ20のワイヤーパッド層206 にフィルタ素子 層203 及び第2のグランドプレートG12やインピーダン 30 F1, F2の接合処理をする。例えば、フィルタ素子F 1, F2は最上グランド層205 上に露出する第3のグラ ンドプレートG13にダイボンディングをする。なお、二 以上のフィルタ素子F1,F2を同一平面に形成する場 合には、当該フィルタ素子F1と他のフィルタ素子F2 とを直交させて配置をする。

> 【0075】そして、図8(b)において、ダイボンデ ィングされたフィルタ素子F1,F2の端子A1,A 2、B1、B2、接地線Gnd1、Gnd2とワイヤーパッ ド層206 の仕切り領域に露出する内部接続端子とを接続 処理する。例えば、その接続処理は、金線や銅線22B等 によりワイヤーボンディングをする。

【0076】これにより、図4(a)に示されるような 受信信号の数〔MHz〕~数G〔MHz〕の周波数帯を分離 する第1の分波器を形成することができる。 このように して、本発明の第1の実施例に係る分波器の形成方法に よれば、図6~8に示すように、位相調整線路24やイ ンピーダンス整合回路23が形成され、かつ、その配線 処理されたセラミック積層構造体が熱処理される。

【0077】例えば、当該位相調整線路24やインピー

れ、それらが異平面に形成された場合に、第1のグラン ドプレートG11、中間グランド層203 , ゆ形成層202 及 び第2のグランドプレートG12により挟み込まれた位相 整合線路24の上層部に、同様に、第3のグランドプレ ートG13, 最上グランド層205 , Z形成層204 及び第2 のグランドプレートG12により挟み込まれたインピーダ ンス整合回路23をセラミック構造体内部20Aに埋め込 むことが可能となる。

【0078】なお、位相接合線路24の上部領域にイン ピーダンス整合回路23を設けているのは、位相接合線 10 路が50〔Ω〕の特性インピーダンスΖοにより構成さ れ、インピーダンス整合回路23を並列インダクタンス により構成することにより、上下間の信号の影響が避け られ、その位相回転時の調整が不要となるためである。 また、フィルタ素子F1、F2がある特定の周波数の信 号のみを通過させる機能であるため、分波先の回路から 当該分波器への信号流入がないことによる。

【0079】このことから、一体化されたセラミック積 層構造体の接合領域(収納部)22Aに、2つのフィルタ 素子F1、F2が接合配線されることにより、該フィル 20 タ素子F1, F2の収納部内の端子配列等により電磁シ ールド、あるいは、信号クロストークを防止することが できる。

【0080】これにより、第1~第3のグランドプレー トG11~G13により伝播路を多層構造にすることができ る。この中間グランド層203 , ø形成層202 , Z形成層 204, 最上グランド層205 を第1~第3のグランドプレ ートG11~G13で挟み込んだ多層構造により、インピー ダンス整合回路23や位相整合線路24間の相互作用を 避けることができ、その回路引き回しを極力抑制をする 30 ことができ、その周波数特性を維持しつつ、フィルタ素 子F1,F2を単体パッケージに収納する場合に比べ て、チップ面積の縮小化が図られ、製造歩留りの向上を 図ることが可能となる。

【0081】(2)第2の実施例の説明

図9は、本発明の第2の実施例に係る分波器の構成図で ある。なお、第1の実施例と異なるのは第2の実施例で は、外部リード層301 にショートスタブ25が設けら れ、そのセラミック積層構造体が第1の実施例に比べて 薄型化されるものである。

【0082】すなわち、セラミックパッケージ30はキ ャップ306 が設けられたセラミック積層構造体から成 り、その構造体内部30Aは外部リード層301 と、第1, 第2のグランドプレートG21, G22に挟まれたø形成層 302 , Z形成層303 , 最上グランド層304 から成る。

【0083】また、外部リード層301の外側には、外部 入出力端子Tx, GND, ANT, Rxが設けられ、その内 側には、トラップ回路15の一例となるショートスタブ 25が設けられる。なお、ショートスタブ25は3 [G Hz] に共振周波数のピーク値を有するものであり、特定 50 と同様に外部リード層301 には無く、そのセラミック積

14

周波数の2倍、3倍波を抑制するものである。

【0084】 4形成層302 は外部リード層301 の上層に 設けられた第1のグランドプレート (接地用電極) G21 を介在して設けられ、そのφ形成層302 には、第1の実 施例と同様に、位相整合線路24が設けられる。

【0085】また、乙形成層303 はゆ形成層302 の上層 に設けられ、その乙形成層303 には、第1の実施例と同 様に、インピーダンス整合回路33が設けられる。な お、インピーダンス整合回路33と位相接合線路34と が同一平面において直交された位置に設けられている。 【0086】さらに、インピーダンス整合回路33と位 相接合線路34とが最上グランド層304上の第2のグラ ンドプレートG22と外部リード層301 上の第1のグラン ドプレートG21を共有するストリップライン構造から成 る。例えば、幅w,厚さtの金,タングステン,銅等の 金属ストリップラインが誘電率 ϵ の ϕ 形成層302, Z形 成層303 , 最上グランド層304 に設けられる。

【0087】なお、その他の構成は第1の実施例と同様 であり、また、その形成方法についても、中間グランド 層とそのグランドプレートに係る工程が省略され、その 他は第1の実施例と同様となるため、その説明を省略す

【0088】このようにして、本発明の第2の実施例に 係る分波器によれば、図9に示すように、フィルタ素子 F1、F2を格納した領域以外に、3〔GHz〕に共振周 波数のピーク値を有するショートスタブ25が設けら れ、また、そのセラミック積層構造体が第1の実施例に 比べて薄型化される。

【0089】このため、移動無線機やその他の通信機器 等の使用条件等により、その使用周波数の相違に基づい て中心周波数帯域 f x 〔GHz〕を同調(帯域周波数通 過) させる場合に、その使用周波数の2倍、3倍波をシ ョートスタブ25により抑制することが可能となる。ま た、インピーダンス整合回路33以外のセラミック構造 体内部30Aに埋め込まれたショートスタブ25によりそ の周波数特性を改善することが可能となる。

【0090】これにより、当該分波器の性能の向上が図 られ、無線通信機器に対する信頼性の向上が図れる。

(3)第3の実施例の説明

40 図10は、本発明の第3の実施例に係る分波器の構成図で あり、図10(a)は、その断面図であり、図10(b) は、その裏面の平面図をそれぞれ示している。

【0091】なお、第1,第2の実施例と異なるのは第 3の実施例では、各フィルタ素子F1, F2の第1, 第 2のグランドプレートG21, G22に係る接地線 gndが外 部入出力端子Tx,Rx,ANT,GNDに近い部分で共通 接続され、該外部入出力端子Tx, Rx, ANT, GNDが 鏡面対称的に配置される。

【0092】また、ショートスタブ25が第1の実施例

層構造体が第2の実施例と同様に薄型化が維持される。

すなわち、セラミックパッケージ30はキャップ306が設けられたセラミック積層構造体から成り、その構造体内部30Aは第2の実施例と同様に、外部リード層301と、第1,第2のグランドプレートG21, G22に挟まれた
の形成層302, Z形成層303, 最上グランド層304から成る。

【0093】また、外部リード層301 の外側には、外部入出力端子Tx, GND, ANT, Rxが設けられる。なお、該外部入出力端子Tx, Rx, ANT, GNDは共通入 10力端子ANTを基準にして外部出力端子Tx, Rx, GNDが鏡面対称的に配置される。

【0094】 か形成層302 は外部リード層301 の上層に設けられた第1のグランドプレート (接地用電極) G21 を介在して設けられ、そのか形成層302 には、第1の実施例と同様に、位相整合線路24が設けられる。

【0095】また、Z形成層303 は が成層302 の上層に設けられ、そのZ形成層303 が第1の実施例の場合よりも厚く形成され、そこには、第1の実施例と同様に、インピーダンス整合回路33が設けられる。なお、イン 20ピーダンス整合回路33と位相接合線路34とが同一平面において直交された位置に設けられている。

【0096】さらに、インピーダンス整合回路33と位相接合線路34とが最上グランド層304上の第2のグランドプレートG22と外部リード層301上の第1のグランドプレートG21を共有するストリップライン構造から成る。例えば、幅w,厚さtの金、タングステン、銅等の金属ストリップラインが誘電率をのゆ形成層302、乙形成層303、最上グランド層304に設けられる。

【0097】なお、その他の構成は第1,第2の実施例 30 と同様であるため、その説明を省略する。このようにして、本発明の第3の実施例に係る分波器によれば、図10 に示すように、各フィルタ素子F1,F2の第1,第2のグランドプレートG21,G22に係る接地線gndが外部入出力端子Tx,Rx,ANT,GNDに近い部分で共通接続される。

【0098】このため、個々のフィルタ素子F1,F2 とインピーダンス整合回路33及び位相整合線路34と の相互作用を抑制することが可能となる。また、併せて セラミック構造体内部30Aに埋め込まれたインピーダン ス整合回路33及び位相整合線路34の特性を単独で調 査することが可能となる。

【0099】例えば、インピーダンス整合回路33及び位相整合線路34の共通入力部分を外部入出力端子Tx,Rx,ANT,GNDに近い部分で接続することにより、その検査や故障調査の際に、それを外部入出力端子ANTを分断することで、容器内部を破壊することなく、インピーダンス整合回路33又は位相整合線路34の電気特性を単独で調査することが可能となる。これにより、当該分波器のメンテナンスの容見化を図ることが可

能となる。

【0100】また、外部入出力端子Tx,Rx,ANT,GNDの中の共通入力端子ANTを基準にして1組の外部出力端子Tx,Rx,GNDが鏡面対称的に配置されるため、外部出力端子Tx,Rx,GNDの左右両方向から受信ケーブルや分波用ケーブルを接続することができ、当該分波器の汎用性を高めることが可能となる。なお、その大量生産に適し、コスト低減化に寄与する。

16

) 図11, 12は、本発明の第4の実施例に係る分波器の説明 図である。図11(a)は、その分波器の断面図であり、 図11(b)はそのワイヤーパッド層に係る平面図をそれ ぞれ示している。また、図12(a),(b)は、ワイヤ ーボンディング状態をそれぞれ示している。

【0101】(4)第4の実施例の説明

【0102】なお、第1~第3の実施例と異なるのは第4の実施例では、内部接続端子 α 、 β がワイヤーパッド層406 に露出する各フィルタ素子F1、F2の格納仕切り領域に独立に設けられ、また、該内部接続端子 α 、 β や外部入出力端子Tx、Rx、ANT、GNDに識別記号が設けられる。

【0103】すなわち、セラミックパッケージ40はキャップ406が設けられたセラミック積層構造体から成り、その構造体内部40Aは外部リード兼用φ形成層401,中間グランド層402及び第1,第2のグランドプレートG31,G32に挟まれたZ形成層403,最上グランド層404から成る。

【0104】また、外部リード兼用の形成層401の外側には、外部入出力端子Tx, GND, ANT, Rxが設けられ、外部リード兼用の形成層401には、位相整合線路44が設けられ、その上層に中間グランド層402が設けられる。さらに、中間グランド層402の上部に第1のグランドプレートG31を介在して乙形成層403が設けられ、該乙形成層403には、第1~第3の実施例と同様に、インピーダンス整合回路44が設けられる。なお、インピーダンス整合回路44と位相接合線路44とが異平面において直交された位置に設けられている。

【0105】さらに、位相整合線路44は中間グランド層402の上部の第1のグランドプレートG31を有するストリップライン構造から成り、インピーダンス整合回路44は第1のグランドプレートG31と最上グランド層404の上層に設けられた第2のグランドプレートG32を有するストリップライン構造から成る。

【0106】さらに、最上グランド層404 の上部にはワイヤーパッド層405 が設けられ、該ワイヤーパッド層405 が設けられ、該ワイヤーパッド層405 に露出する各フィルタ素子F1, F2の格納仕切り領域に内部接続端子α,βが独立に設けられる。

【0107】例えば、図11(b) において、外部入出力 端子Tx, Rx, ANT, GNDや位相整合線路44に接続 された内部接続端子 α , β に「Tx」, 「Rx」,

り、当該分波器のメンテナンスの容易化を図ることが可 50 「ø」,「ANT」,「GND」の識別記号が刻まれてい

る。

【0108】また、図12(a), (b)は内部接続端子 α , β とフィルタ素子F1, F2との接続状態をそれぞ れ示している。図12(a)は、フィルタ素子F1側に位 相整合線路44を接続し、フィルタ素子F2側にインピ ーダンス整合回路43を接続する場合を示している。図 12(a) において、フィルタ素子F1の接地線Gnd, A 1 端子, A 2 端子がそれぞれ内部接続端子 α , β の「G ND_{j} , 「 Tx_{j} , 「 ϕ_{j} に接続される。なお、フィルタ 素子F2の接地線Gnd, B1端子, B2端子がそれぞれ 10 内部接続端子α、βの「GND」,「Rx」,「ANT」に

【0109】さらに、図12(b)は、フィルタ素子F1 側にインピーダンス整合回路43を接続し、フィルタ素 子F2側に位相整合線路44を接続する場合を示してい る。図12(b)において、フィルタ素子F1の接地線G nd, A 1 端子, A 2 端子がそれぞれ内部接続端子 α , β の「GND」,「Tx」,「ANT」に接続される。なお、 フィルタ素子F2の接地線Gnd, B1端子, B2端子が それぞれ内部接続端子 α , β の「GND」, 「Rx」, 「φ」に接続される。なお、その他の構成は第1~第3 の実施例と同様であるため、その説明を省略する。

【0110】このようにして、本発明の第4の実施例に 係る分波器によれば、図12に示すように、インピーダン ス整合回路43及び位相整合線路44に接続された内部 接続端子αや外部入出力端子Tx, Rx, ANT, GNDに 接続された内部接続端子βが各フィルタ素子F1,F2 がワイヤーパッド層405 に露出する格納仕切り領域に独 立に設けられる。

り、その使用周波数の相違に応じて、該格納仕切り領域 に独立に設けられた内部接続端子αや外部入出力端子T x, Rx, ANT, GNDに接続された内部接続端子βをボ ンディングすることにより、インピーダンス整合回路4 3. 位相整合線路44やトラップ回路25等を自由にフ ィルタ素子F1、F2に選択接続をすることが可能とな

【0112】これにより、各種無線通信機器に合わせた 分波器を構成することができ、第2の分波器と同様に、 当該分波器の汎用性を高めることが可能となる。なお、 本発明の第4の実施例によれば、内部接続端子α, βや 外部入出力端子Tx, Rx, ANT, GNDに識別記号が設 けられる。

【0113】このため、受信信号の入力、出力部分や分 岐部分等の多数の端子の役割を簡単に識別することがで き、その選択接続の際のボンディング作業の容易化を図 ることが可能となる。これにより、当該分波器の取扱方 法の簡易化を図ることが可能となる。

[0114]

18

波器によれば、二以上のフィルタ素子を格納した領域以 外の容器構造体内部に、フィルタ素子の周波数特性を補 助するインピーダンス整合素子及び位相整合素子が埋め 込まれる。

【0115】このため、フィルタ素子の収納部内の端子 配列等により電磁シールド、あるいは、信号クロストー クを防止することができ、フィルタ素子のアイソレーシ ョンを維持しつつ、その小型化を図ることができる。

【0116】また、本発明の第2の分波器によれば、フ ィルタ素子を格納した領域以外に、周波数特性を改善す るトラップ回路が設けられる。このため、無線通信機器 の使用条件等により、その使用周波数の相違に基づいて 中心周波数帯域を同調させる場合に、その使用周波数の 2倍、3倍波を抑制することが可能となる。

【0117】さらに、本発明の第3の分波器によれば、 各フィルタ素子のグランド層に係る接地線が外部入出力 端子に近い部分で共通接続される。 このため、 個々のフ ィルタ素子とインピーダンス整合素子及び位相整合素子 との相互作用を抑制することが可能となる。また、併せ て容器構造体内部に埋め込まれたインピーダンス整合素 子及び位相整合素子の特性を単独で調査することが可能 となる。

【0118】また、外部入出力端子の中の共通入力端子 を基準にして1組の外部出力端子が鏡面対称的に配置さ れることにより、外部出力端子の左右両方向から受信ケ ーブルや分波用ケーブルを接続することができ、当該分 波器の汎用性を高めることが可能となる。また、当該分 波器のメンテナンスの容易化を図ることが可能となる。 【0119】さらに、本発明の第4の分波器によれば、

【0111】このため、無線通信機器の使用条件等によ 30 インピーダンス整合素子及び位相整合素子に接続された 内部接続端子や外部入出力端子に接続された内部接続端 子が各フィルタ素子が格納仕切り領域に独立に設けられ る。

> 【0120】このため、無線通信機器の使用条件等によ り、その使用周波数の相違に応じて、該格納仕切り領域 に独立に設けられた内部接続端子や外部入出力端子に接 続された内部接続端子をボンディングすることにより、 自由にフィルタ素子に選択接続をすることが可能とな る。このことから、多種類の無線通信機器等に合わせた 分波器を構成することができ、その大量生産に適し、コ スト低減化に寄与する。

> 【0121】また、本発明の第1~第4の分波器によれ ば、内部接続端子や外部入出力端子に識別記号が設けら れるため、受信信号の入力、出力部分や分岐部分等の多 数の端子の役割を簡単に識別することができ、その選択 接続の際のボンディング作業の容易化を図ることが可能 となる。

【0122】さらに、本発明の分波器の製造方法によれ ば、特性改善用素子が形成され、かつ、配線処理された 【発明の効果】以上説明したように、本発明の第1の分 50 耐熱層状基板部が熱処理される。このため、当該特性改 善用素子を容器構造体内部に埋め込むことが可能となることから、一体化された耐熱層状基板部の収納部に、二以上のフィルタ素子を接合配線することにより、該フィルタ素子の収納部内の端子配列等により電磁シールド、あるいは、信号クロストークを防止することができる。

【0123】これにより、特性改善用回路素子につき、外部回路に依存することなく、そのアイソレーションや相互作用を良好な状態に維持しつつ、それを1つのパッケージに収納して一体化をすることができ、その小型化及び低廉化に寄与するところが大きい。

【図面の簡単な説明】

【図1】本発明に係る分波器の原理図(その1)であ ス

【図2】本発明に係る分波器の原理図(その2)である。

【図3】本発明に係る分波器の製造方法の原理図である。

【図4】本発明の第1の実施例に係る分波器の構成図である。


【図5】本発明の各実施例に係る分波器の補足説明図で 20 ある。

【図6】本発明の第1の実施例に係る分波器の形成工程図(その1)である。

【図7】本発明の第1の実施例に係る分波器の形成工程

【図1】

本発明に係る分波器の原理図(その1)



n · 18 25

2:フィルタ東子

13: インピーダンス整合業子

14 : 位相調整業子

15: トラップ回路

IOA: 容器構造体内無

IOB:グランド局

図(その2)である。

【図8】本発明の第1の実施例に係る分波器の形成工程図(その3)である。

20

【図9】本発明の第2の実施例に係る分波器の構成図である。

【図10】本発明の第3の実施例に係る分波器の構成図である。

【図11】本発明の第4の実施例に係る分波器の構成図である。

10 【図12】本発明の第4の実施例に係る分波器の補足説明 図である。

【図13】従来例に係る分波器の説明図である。 【符号の説明】

10…容器、

11…耐熱層状基板部、

12…フィルタ素子、

13…インピーダンス整合素子、

14…位相調整素子、

15…トラップ回路、

20 10A…容器構造体内部、

10日…グランド層、


Tx, Rx, ANT, GND···外部入出力端子、

gnd…接地線、


 α , β …内部接続端子。

【図2】

本発明に係る分波器の原理図(その2)



Tx, ANT, Rx, GND: 外部入出力報子 gnd: 绘绘器



-205 量上グランド電

202 卓形成局


_G12 20A Z形成器 -203中間グランド局

【図3】


本発明に係る分被器の製造方法の原理図


【図4】

本発明の第1の実施例に係る分放器の構成図




【図5】 本発明の各実施例に係る分波器の補足説明図







【図6】

本発明の第1の実施例に係る分波器の形成工程図 (その1)









【図7】


本発明の第1の実施例に係る分波器の形成工程図 (その2)





【図9】

本発明の第2の実施例に係る分波器の構成図



25: ショートスタブ

33:インピーダンス 集合国路

301: 外部リード船

34:位相整合解路

302: 卓形成制

303: Z形成層 304: 最上グランド層

305: ワイヤーパッド意

306: キャップ

G21,G22: 第1,第2のグランドブレート

30: セラミックパッケージ

30A: 保造体内部


【図8】


本発明の第1の実施例に係る分波器の形成工程図 (その3)

(a) GND ANT Rx 206 20A 205 (b) 204 203 202 **.** 201 Τx G Rx 22B: 金華中郷華

【図10】

本発明の第3の実施例に係る分波器の構成関






【図11】

【図12】

本発明の第4の実施例に係る分波器の構成図

本発明の第4の実施例に係る分波器の補足説明図



【図13】

従来例に係る分波器の説明図

